A CHERI Alliance foi formada para promover tecnologia de segurança de memória… mas onde está a Arm?

Um grupo de organizações de tecnologia formou a CHERI Alliance CIC (Community Interest Company) para promover a adoção pela indústria da tecnologia de segurança focada no acesso à memória.

Também trabalharemos com a indústria para chegar a um consenso no que diz respeito às especificações sobre como implementar o CHERI

A CHERI Alliance espera impulsionar a adoção de segurança aprimorada, com seus membros iniciais compreendendo a FreeBSD Foundation, as empresas de consultoria de segurança Capabilities Limited e SCI Semiconductor, os designers de chips Codasip e lowRISC, e a Universidade de Cambridge , que é uma das principais impulsionadoras da tecnologia.

CHERI, ou Capability Hardware Enhanced RISC Instructions, compreende extensões de conjunto de instruções que implementam proteções de memória de granulação fina em hardware de CPU. Essa tecnologia visa combater vulnerabilidades comuns, como estouros de buffer e o uso indevido de ponteiros por meio de erros de uso após liberação.

É o resultado de um projeto de pesquisa entre a Universidade de Cambridge e o instituto de pesquisa SRI International, sediado nos EUA. Como pode ser aplicado seletivamente a funções críticas e requer modificações de software quase insignificantes, a segurança de aplicativos existentes pode ser aprimorada com esforço mínimo, se o suporte de hardware estiver em vigor.

De acordo com a CHERI Alliance, seu conselho administrativo deve incluir representantes da indústria e da academia, com o objetivo de mobilizar líderes do setor, desenvolvedores de sistemas, usuários e especialistas em segurança para impulsionar e promover o CHERI como um padrão de segurança eficiente.

“Conforme observado pela Casa Branca em um relatório recente sobre um caminho em direção a software seguro e mensurável, o suporte de hardware é crítico para uma segurança de memória robusta e eficiente. Compilar software para rodar em processadores CHERI aprimorados garante uma segurança de memória muito forte que um invasor não pode ignorar”, disse o professor Simon Moore da Universidade de Cambridge em uma declaração.

No entanto, um nome notável que falta na lista dos membros iniciais da Aliança CHERI é o designer de chips Arm, que também desempenhou um papel fundamental no desenvolvimento e promoção da CHERI.

Isso é particularmente irônico, dadas as notícias desta semana de que um recurso de segurança de hardware existente introduzido pela Arm, chamado Memory Tagging Extensions (MTE), pode ser ignorado em determinadas circunstâncias.

Em 2022, a Arm produziu protótipos de chips que implementaram a funcionalidade CHERI na arquitetura de conjunto de instruções (ISA) Armv8.2-A como parte do programa de pesquisa Morello da empresa. Ela enviou protótipos de placas construídas com os chips para testes por desenvolvedores e especialistas em segurança.

A empresa também discutiu em detalhes o Programa Morello e como ele implementa a arquitetura CHERI na conferência Hot Chips no final do mesmo ano.

Perguntamos à Arm e à CHERI Alliance sobre a sua ausência e se a empresa planeava aderir no futuro.

Um porta-voz da Aliança CHERI nos disse que não poderia comentar sobre a Arm, mas disse que a organização era agnóstica em relação à ISA e receberia bem a Arm e qualquer outro fornecedor da ISA.

No que diz respeito aos seus planos para impulsionar a adoção mais ampla do CHERI pela indústria, a aliança disse que está “trabalhando em vários níveis”.

“Criar conscientização é fundamental, não apenas entre os participantes do setor, mas também entre legisladores e comunidades de código aberto”, disse o porta-voz.

“Também trabalharemos com a indústria para chegar a um consenso no que diz respeito às especificações de como implementar o CHERI, fornecer uma plataforma de rede para incentivar a colaboração, acelerar projetos alavancando parcerias entre a academia e a indústria e descobrir como preencher as lacunas e impulsionar os requisitos do usuário por meio da cadeia de valor.”

Talvez não seja surpreendente que muito do esforço do CHERI agora pareça ter se concentrado em torno do ISA aberto RISC-V, com Codasip e lowRISC ambos envolvidos no trabalho de design do RISC-V. A Universidade de Cambridge também anunciou no ano passado o CHERI ISAv9 [PDF], que substitui o CHERI-MIPS pelo CHERI-RISC-V como a arquitetura de referência primária.

A Aliança CHERI está prevista para ser lançada formalmente em setembro, mas já está aceitando inscrições de novos membros. Os interessados ​​podem entrar em contato com a aliança aqui . ®